一）概述

    本課題來(lái)源于北航教改項(xiàng)目“通信原理開放性實(shí)驗(yàn)平臺(tái)建設(shè)”和教學(xué)實(shí)驗(yàn)條件建設(shè)項(xiàng)目“通信電路與系統(tǒng)實(shí)驗(yàn)室”的子項(xiàng)目“通信原理開放性實(shí)驗(yàn)平臺(tái)”。該實(shí)驗(yàn)平臺(tái)作為開放性的硬件實(shí)驗(yàn)平臺(tái)，以“通信原理”等課程的配套教學(xué)實(shí)驗(yàn)為主，兼顧通用的軟硬件實(shí)現(xiàn)手段（如單片機(jī)、FPGA等），密切結(jié)合課程要求實(shí)現(xiàn)了通信基礎(chǔ)功能單元和典型通信系統(tǒng)的實(shí)驗(yàn)，其實(shí)驗(yàn)內(nèi)容較為廣泛全面，同時(shí)又具有較強(qiáng)的開放性，便于學(xué)生二次開發(fā)。

二）系統(tǒng)結(jié)構(gòu)框圖

   該實(shí)驗(yàn)平臺(tái)采用Cygnal公司的高性能單片機(jī)C8051F020和Altera公司的FPGA(EPF10K50)為主控單元，外圍包含DDS、鎖相環(huán)、數(shù)字解調(diào)、HDB3編解碼、語(yǔ)音輸入和輸出、多路AD和DA、無(wú)線傳輸、非易失性RAM、LCD、兩路串口等豐富的單元模塊，其框圖如圖1所示。實(shí)驗(yàn)平臺(tái)的實(shí)物照片圖2所示。

圖1 通信原理開放性實(shí)驗(yàn)平臺(tái)系統(tǒng)框圖 圖2 通信原理開放性實(shí)驗(yàn)平臺(tái)實(shí)物照片

三）實(shí)驗(yàn)平臺(tái)功能特點(diǎn)

目前，該實(shí)驗(yàn)平臺(tái)可以實(shí)現(xiàn)以下的實(shí)驗(yàn)項(xiàng)目：

數(shù)字調(diào)制和解調(diào)技術(shù)實(shí)驗(yàn)

模擬鎖相環(huán)和鎖相式頻率合成器實(shí)驗(yàn)

數(shù)字鎖相環(huán)及數(shù)字同步技術(shù)實(shí)驗(yàn)

PAM傳輸系統(tǒng)及抽樣定理實(shí)驗(yàn)

時(shí)分復(fù)用系統(tǒng)的PCM數(shù)字基帶傳輸實(shí)驗(yàn)

簡(jiǎn)單的CDMA系統(tǒng)實(shí)驗(yàn)

增量調(diào)制編譯碼實(shí)驗(yàn)

AMI/HDB3編譯碼實(shí)驗(yàn)

差錯(cuò)控制編譯碼實(shí)驗(yàn)

短距離無(wú)線通信實(shí)驗(yàn)

單片機(jī)及串口技術(shù)、用FPGA設(shè)計(jì)DDS設(shè)計(jì)、簡(jiǎn)單的uCOS II嵌入式操作系統(tǒng)等

所有實(shí)驗(yàn)現(xiàn)在均可以提供相應(yīng)的FPGA和單片機(jī)程序，以便學(xué)生能更深入的理解實(shí)驗(yàn)原理，掌握相應(yīng)技術(shù)的具體實(shí)現(xiàn)方法；而且該實(shí)驗(yàn)平臺(tái)包含一個(gè)獨(dú)特的指令系統(tǒng)，可以由計(jì)算機(jī)通過(guò)串口給平臺(tái)發(fā)送指令來(lái)進(jìn)行相應(yīng)的實(shí)驗(yàn)內(nèi)容，方便了實(shí)驗(yàn)操作。另外，該平臺(tái)采用了單片機(jī)和FPGA主控下的外圍單元的模塊化設(shè)計(jì)以及大量的硬件開關(guān)，這使得這一實(shí)驗(yàn)平臺(tái)具有了較強(qiáng)的開放性特點(diǎn)，為學(xué)生自主設(shè)計(jì)其它實(shí)驗(yàn)提供了一定的硬件支持。

四）實(shí)驗(yàn)平臺(tái)主要功能芯片介紹

單片機(jī)：采用Cygnal公司的C8051F020芯片，與8051指令集完全兼容，峰值速度可以達(dá)25MIPS，片上集成ADC、可編程增益放大器、DAC、電壓比較器、電壓基準(zhǔn)、溫度傳感器、SMBus/I2C、UART、SPI、PCA、Flash、SRAM、WDT、VDD監(jiān)視器等豐富外設(shè)，是一片完全集成的混合信號(hào)系統(tǒng)級(jí)芯片。

FPGA：采用Altera公司的FLEX10K50RC240芯片，其等效門數(shù)為5萬(wàn)門，20480個(gè)存儲(chǔ)器位單元，2880個(gè)邏輯單元，189個(gè)可用IO口。

DDS芯片：采用AD公司的AD9850，32位頻率控制字，在125MHz的參考時(shí)鐘下，頻率分辨率為0.0291H；相位可控制，在頻率轉(zhuǎn)換時(shí)能保持相位連續(xù)；片上集成高速DAC和比較器，其DAC在輸出頻率為40MHz時(shí)SFDR大于50dB。

此外，該平臺(tái)上單片機(jī)外擴(kuò)有一片128KB的非易失型RAM；FSK解調(diào)單元采用的是NE564芯片；AD和DA部分采用的是單片機(jī)內(nèi)部集成的AD/DA轉(zhuǎn)換器，并在外圍設(shè)計(jì)了相應(yīng)的放大、濾波和電平偏移電路；為了將FPGA的輸出的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，平臺(tái)上還提供了MX7541數(shù)模轉(zhuǎn)換芯片。

五）應(yīng)用前景

該實(shí)驗(yàn)平臺(tái)所提供的實(shí)驗(yàn)內(nèi)容涵蓋了《通信原理》課程的大部分知識(shí)點(diǎn)，并涉及《通信電路》、《電子線路（一）》、《數(shù)字電路》、《EDA設(shè)計(jì)》、《單片機(jī)基礎(chǔ)》等課程內(nèi)容，為學(xué)生提供了一個(gè)可以進(jìn)行豐富的驗(yàn)證型和設(shè)計(jì)型實(shí)驗(yàn)的平臺(tái)。